

Unidad II: Electrónica Digital

2.1 Tablas de verdad y compuertas lógicas

2.1.1 NOT, OR y AND

Una puerta lógica, o compuerta lógica, es un dispositivo electrónico con una función booleana. Suman, multiplican, niegan o afirman, incluyen o excluyen según sus propiedades lógicas. Se pueden aplicar a tecnología electrónica, eléctrica, mecánica, hidráulica y neumática. Son circuitos de conmutación integrados en un chip.

Claude Elwood Shannon experimentaba con relés o interruptores electromagnéticos para conseguir las condiciones de cada compuerta lógica, por ejemplo, para la función booleana Y (AND) colocaba interruptores en circuito serie, ya que con uno solo de éstos que tuviera la condición «abierto», la salida de la compuerta Y sería = 0, mientras que para la implementación de una compuerta O (OR), la conexión de los interruptores tiene una configuración en circuito paralelo.

La tecnología microelectrónica actual permite la elevada integración de transistores actuando como conmutadores en redes lógicas dentro de un pequeño circuito integrado. El chip de la CPU es una de las máximas expresiones de este avance tecnológico.

En nanotecnología se está desarrollando el uso de una compuerta lógica molecular, que haga posible la miniaturización de circuitos.

2.1.2 Otras (NOR, NAND, XOR, etc.)

Pertenecen a la lógica negada

Puerta NO (NOT)

Tabla de verdad puerta
NOT

Entrada A	Salida \bar{A}
0	1
1	0

Puerta NO-Y (NAND)

Tabla de verdad puerta NAND

Entrada A	Entrada B	Salida $\bar{A}\bar{B}$
0	0	1
0	1	1
1	0	1
1	1	0

Puerta NO-O (NOR)

Tabla de verdad puerta NOR

Entrada A	Entrada B	Salida $\bar{A} + \bar{B}$
0	0	1
0	1	0
1	0	0
1	1	0

Puerta equivalencia (XNOR)

Tabla de verdad puerta XNOR

Entrada A	Entrada B	Salida $\bar{A} \oplus \bar{B}$
0	0	1
0	1	0
1	0	0
1	1	1

2.1.3 Expresiones booleanas

Las expresiones booleanas se usan para determinar si un conjunto de una o más condiciones es verdadero o falso, y el resultado de su evaluación es un valor de verdad. Los operandos de una expresión booleana pueden ser cualquiera de los siguientes:

- Expresiones relacionales: que comparan dos valores y determinan si existe o no una cierta relación entre ellos (ver más adelante), tal como $mfn < 10$;

- Funciones booleanas: tal como p (v24), que regresa un valor de verdad (estos se explican bajo "Funciones booleanas"). Las expresiones relacionales permiten determinar si una relación dada se verifica entre dos valores.

2.2 Diseño de circuitos combinacionales

El diseño de circuitos combinacionales trata el problema inverso al análisis: a partir de una especificación inicial, se trata de determinar las ecuaciones booleanas (o tabla de verdad) que satisfaga dicha especificación y, de estas, el esquema del circuito.

2.2.1 Metodología de diseño

2.2.2 Minitérminos y maxítérminos.

Para una función booleana de n variables x_1, \dots, x_n , un producto booleano en el que cada una de las n variables aparece una sola vez (negada o sin negar) es llamado *minitérmino*. Es decir, un *minitérmino* es una expresión lógica de n variables consistente únicamente en el operador conjunción lógica (AND) y el operador complemento o negación (NOT).

Por ejemplo, abc , $ab'c$ y abc' son ejemplos de minterms para una función booleana con las tres variables a , b y c .

Un *maxítérmino* es una expresión lógica de n variables que consiste únicamente en la disyunción lógica y el operador complemento o negación. Los maxterms son una expresión dual de los minitérminos. En vez de usar operaciones AND utilizamos operaciones OR y procedemos de forma similar.

Por ejemplo, los siguientes términos canónicos son maxítérminos:

$$\begin{aligned} a + b' + c \\ a' + b + c \end{aligned}$$

2.2.3 Técnicas de simplificación

2.2.3.1 Teoremas y postulados del álgebra de Boole

1. Propiedad de cierre.

Para un conjunto S se dice que es cerrado para un operador binario si para cada elemento de S el operador binario especifica una regla para obtener un elemento único de S .

Para el conjunto $N = \{1, 2, 3, 4, \dots\}$ es cerrado con respecto al operador binario $(+)$ por las reglas de la adición aritmética, ya que para que cualquier elemento a, b pertenecientes a N por la operación $a + b = c$ el conjunto de los números naturales no está cerrado con respecto al operador binario $(-)$ por la regla de la resta aritmética, debido a que $2-3 = -1$ y $2, 3$ pertenecen a N pero -1 no pertenece a N .

2. Ley asociativa.

El operador binario $(*)$ es un conjunto S es asociativo siempre que $x*y*z = x*(y*z)$ para toda x, y pertenecientes a S .

3. Ley conmutativa.

Un operador binario $(*)$ para un conjunto S es conmutativo siempre que: $x*y = y*x$ para toda x, y pertenecientes a S .

4. Elemento identidad.

El conjunto S tendrá un elemento identidad multiplicativo “identidad $(*)$ ” en S si existe un e perteneciente a S con la propiedad $e*x = x*e = e$ para cada x pertenecientes a S .

5. Inversa.

El conjunto S tiene un elemento identidad (e) con respecto al operador $(*)$ siempre que para cada x perteneciente a S exista un elemento y perteneciente a S tal que $x*y=e$.

6. Ley distributiva.

Si el operador $(*)$ y el operador $(.)$, son operadores binarios de S , $(*)$ se dice que es distributivo sobre $(.)$.

Siempre que:

$$x^*(y \cdot z) = (x^*y) \cdot (x^*z)$$

- El operador binario $(+)$ define la adición.
- Identidad aditiva es el cero.
- La inversa aditiva define la sustracción.
- El operador binario (\cdot) define la multiplicación.
- Identidad multiplicativa es 1.
- Inversa multiplicativa de A es igual a $1/A$ define la división esto es $A \cdot 1/A = 1$
- La única ley distributiva aplicable es la de operador (\cdot) sobre el operador $(+)$ $a(b+c) = (a \cdot b) + (a \cdot c)$

Para definir formalmente el álgebra de Boole se emplean postulados de Huntington.

1.

- a) Cierre con respecto al operador $(+)$
- b) Cierre con respecto al operador (\cdot)

2.

- a) Un elemento identidad con respecto al operador $(+)$, designado por el cero $x+0 = 0+x = x$
- b) Un elemento identidad con respecto al operador (\cdot) designado por el uno $x^*1 = 1^*x = x$

3.

- a) Comutativo con respecto al operador $(+)$: $x+y = y+x$
- b) Comutativo con respecto al operador (\cdot) : $x^*y = y^*x$

4.

- a) El operador (\cdot) es distributivo sobre el operador $(+)$: $x \cdot (y+z) = (x \cdot y) + (x \cdot z)$
- b) El operador $(+)$ es distributivo sobre el operador (\cdot) : $x + (x \cdot z) = (x + y) \cdot (x + z)$

5. Para cada elemento de x pertenencia a B existe un elemento x' complemento perteneciente a B denominado complemento de x tal que:

$$\begin{array}{llll} a) & x+x' & = & 1 \\ b) & x' = 0 & & \end{array}$$

6. Existen cuando menos dos elementos x, y pertenecientes a B tal que x diferente de y . Por lo tanto tenemos que el álgebra de Boole difiere de la aritmética y del álgebra ordinaria en la sig:

- a) Los postulados Huntington: no incluyen la ley asociativa, no obstante esta ley es valida para el álgebra booleana (para ambos operadores)
- b) La ley distributiva del operador (+) sobre el operador (.) esto es: $x+(y.z) = (x+y).(x+z)$, la cual es valida para el álgebra de boole pero no para el álgebra ordinaria.
- c) El álgebra booleana no tiene inversa aditiva a multiplicativa, por lo tanto no hay operaciones de sustracciones o división.
- d) El postulado 5 define un operador llamado completo que no se encuentra en el álgebra ordinaria.
- e) En el álgebra de Boole se define un conjunto B de dos elementos (0 y 1) y el álgebra ordinaria trata con el conjunto de los números reales.

2.2.3.2 Mapas Karnaugh

Un mapa de Karnaugh (también conocido como tabla de Karnaugh o diagrama de Veitch, abreviado como Mapa-K o Mapa-KV) es un diagrama utilizado para la simplificación de funciones algebraicas Booleanas. El mapa de Karnaugh fue inventado en 1950 por Maurice Karnaugh, un físico y matemático de los laboratorios Bell.

2.2.4 Implementación y aplicación de circuitos combinacionales

Dada la siguiente función algebraica Booleana representada como el sumatorio de susminíterminos, y con las variables Booleanas A, B, C, D , la función se puede representar con dos notaciones distintas:

- $f(A, B, C, D) = \sum(6, 8, 9, 10, 11, 12, 13, 14)$
- $f(A, B, C, D) = (\overline{A}BC\overline{D}) + (A\overline{B}C\overline{D}) + (A\overline{B}\overline{C}D) + (A\overline{B}C\overline{D}) + (A\overline{B}CD) + (ABC\overline{D}) + (ABC\overline{D})$

2.3 Lógica secuencial

La Lógica Secuencial es el Método de ordenamiento de acciones, razonamiento, y expresión de la automatización de maquinaria, equipos y procesos. Y su

interrelación con el hombre. Esto nos da por consiguiente los binomios, hombre-máquina, hombre-proceso.

La lógica secuencial es un tipo de circuito de lógica que salida dependa no sólo de la actual entrada pero también de la historia de la entrada. Esto está en contraste con lógica combinational, del que salida es una función, y solamente de, la actual entrada. Es decir la lógica secuencial tiene almacenaje (memoria) mientras que la lógica combinational no.

2.3.1 FLIP-FLOP con compuertas

Un flip-flop es un circuito digital que tiene dos salidas Q y Q' , las cuales siempre se encuentran en estados opuestos. Si $Q=1$ entonces $Q'=0$ y se dice que el flip-flop está inicializado (set). Si $Q = 0$ entonces $Q'=1$ y se dice que el flip-flop está reinicializado (reset), inactivo o borrado . Existen varios tipos de flip-flops, y las entradas de control cambian con cada tipo. Los niveles lógicos en las entradas de los flip-flops determinan el estado de las salidas de acuerdo con la tabla de verdad del flip-flop.

A diferencia de las compuertas estudiadas hasta esta momento, el flip-flop puede en algunos estados mantener su estado de salida (encendido o apagado) aún después de que las señales de entrada que produjeron el estado de salida cambien. De esta manera el flip-flop puede guardar un bit de información.

2.3.2 FLIP-FLOP JK, SR, D

Un biestable (flip-flop o LATCH en inglés), es un multivibrador capaz de permanecer en uno de dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones.¹ Esta característica es ampliamente utilizada en electrónica digital para memorizar información. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas entradas los biestables se dividen en:

La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los biestables síncronos activados por nivel están los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D.

Los biestables síncronos activos por flanco (flip-flop) se crearon para eliminar las deficiencias de loslatches (biestables asíncronos o sincronizados por nivel).

2.3.3 Diseño de circuitos secuenciales

2.3.4 Aplicación de circuitos secuenciales

2.4 Familias lógicas

En ingeniería electrónica, se puede referir a uno de dos conceptos relacionados: una **familia lógica** de dispositivos circuitos integrados digitales monolíticos, es un grupo de puertas lógicas (o compuertas) construidas usando uno de varios diseños diferentes, usualmente con niveles lógicos compatibles y características de fuente de poder dentro de una familia. Muchas familias lógicas fueron producidas como componentes individuales, cada uno conteniendo una o algunas funciones básicas relacionadas, las cuales podrían ser utilizadas como “construcción de bloques” para crear sistemas o como por así llamarlo “pegamento” para interconectar circuitos integrados más complejos.

2.4.1 TTL

Las siglas TTL se pueden referir a cualquiera de los siguientes conceptos:

- el tiempo de vida (informática) (time to live), cuando se habla de Protocolo IP;
- la tecnología TTL (transistor-transistor logic), una tecnología de construcción de circuitos electrónicos digitales;
- through the lens (a través de la lente), una técnica de medición fotográfica.
- TTL (Time to Love), sencillo de T-ara.

2.4.2 ECL

Emitter Coupled Logic (*lógica de emisores acoplados*) pertenece a la familia de circuitos [MSI](#) implementada con tecnología bipolar; es la más rápida disponible dentro de los circuitos de tipo [MSI](#).

2.4.3 MOS

Estas familias, son aquellas que basan su funcionamiento en los transistores de efecto de campo o MOSFET. Estos transistores se pueden clasificar en 2 tipos, según el canal utilizado:

1. NMOS: se basa únicamente en el empleo de transistores NMOS para obtener una función lógica. Su funcionamiento de la puerta lógica es el siguiente: cuando la entrada se encuentra en el caso de un nivel bajo, el transistor NMOS estará en su zona de corte, por lo tanto, la intensidad que circulará por el circuito será nula y la salida estará la tensión de polarización (un nivel alto); y cuando la entrada se encuentra en el caso de que está en un nivel alto, entonces el transistor estará conduciendo y se comportará como interruptor, y en la salida será un nivel bajo.

2.4.4 CMOS

Complementary metal-oxide-semiconductor o CMOS (semiconductor complementario de óxido metálico) es una de las familias lógicas empleadas en la fabricación de circuitos integrados. Su principal característica consiste en la utilización conjunta de transistores de tipo pMOS y tipo nMOS configurados de tal forma que, en estado de reposo, el consumo de energía es únicamente el debido a las corrientes parásitas.

2.4.5 Bajo voltaje (LVT, LV, LVC, ALVC)

El sistema de señal diferencial de bajo voltaje o LVDS (low-voltage differential signaling), es un sistema de transmisión de señales a alta velocidad sobre medios de transmisión baratos, como puede ser el [par trenzado](#). Fue introducido en [1994](#) y se hizo popular en redes de computadores de alta velocidad para la transmisión de datos.

Transmisión LVDS.

BAJO VOLTAJE (LVT, LV, LVC, ALVC) Son familias lógicas especialmente diseñadas para funcionar con tensiones de alimentación reducidas, sin que ello suponga una pérdida de capacidad de carga ni incremento de los tiempos de propagación.

2. ¢ Dentro de las familias lógicas de baja tensión se encuentran: LV, LVC, ALVC, LVT, ALVT, AVC, LVQ,(algunos ejemplos de estos circuitos son: 74LV165, 74LVC14, 74ALVCH16272, etc)

3. CARACTERÍSTICAS MÁS IMPORTANTES DE FAMILIAS LÓGICAS DE BAJA TENSIÓN

4. ¢ Podemos observar que el margen de tensiones en el que pueden funcionar, garantizando un correcto funcionamiento, va desde 2.3 a 3.6V, siendo una tensión típica de alimentación 3.3V .¢ Las familias LV, LVC y ALVC están realizadas con tecnología CMOS y la familia LVT con tecnología BiCMOS.